Universidad del Istmo

Arquitectura de Computadoras y Microcontroladores



LABORATORIO

SIMULACIÓN Y ANÁLISIS

VCS Y VERDI

Autor:

Fátima Ramazzini

Catedrático:

Ing. Victor Vargas

Guatemala 01 de octubre de 2026


Universidad del Istmo

Arquitectura de Computadoras y Microcontroladores

Laboratorio: Simulacion y Analisis con VCS y Verdi

1. Compilacion y simulacion

Resumen del Diseño: El diseño es un controlador digital para un sistema automatizado de llenado y sellado de botellas, construido a partir de submódulos que implementan máquinas de estados finitos tipo Moore y Mealy. El circuito procesa entradas de sensores (arranque, posición de la botella, nivel de llenado y confirmación de sellado) para coordinar las salidas que operan la maquinaria física, específicamente el movimiento de la banda transportadora, la apertura de la válvula de líquido y el actuador de sellado, finalizando con una señal de estado completado.




```
[framazzini@synopsys-unis ArchivosParcial2]$ vcs -full64 -sverilog -kdb -debug_access+all -timescale=1ns/1ps mealy.sv moore.sv top.sv testbench.sv -
o simv
                        Chronologic VCS (TM)
      Version X-2025.06-SP2-6_Full64 -- Thu Oct  1 11:38:16 2026

                    Copyright (c) 1991 - 2026 Synopsys, Inc.
   This software and the associated documentation are proprietary to Synopsys,
 Inc. This software may only be used in accordance with the terms and conditions
 of a written license agreement with Synopsys, Inc. All other use, reproduction,
   or distribution of this software is strictly prohibited.  Licensed Products
     communicate with Synopsys servers for the purpose of providing software
    updates, detecting software piracy and verifying that customers are using
    Licensed Products in conformity with the applicable License Key for such
  Licensed Products. Synopsys will use information gathered in connection with
    this process to deliver software updates and pursue software pirates and
                                  infringers.

 Inclusivity & Diversity - Visit SolvNetPlus to read the "Synopsys Statement on
           Inclusivity and Diversity" (Refer to article 000036315 at
                       https://solvnetplus.synopsys.com)

Parsing design file 'mealy.sv'
Parsing design file 'moore.sv'
Parsing design file 'top.sv'
Parsing design file 'testbench.sv'
Top Level Modules:
       testbench
TimeScale is 1 ns / 1 ps
Starting vcs inline pass...
1 module and 0 UDP read.
recompiling module testbench
rm -f _cuarc*.so _csrc*.so pre_vcsobj_*.so share_vcsobj_*.so
if [ -x ../simv ]; then chmod a-x ../simv; fi
g++  -o ../simv      -rdynamic  -Wl,-rpath='$ORIGIN'/simv.daidir -Wl,-rpath=./simv.daidir -Wl,-rpath=/usr/synopsys/vcs/X-2025.06-SP2-6/linux64/lib -
L/usr/synopsys/vcs/X-2025.06-SP2-6/linux64/lib  -Wl,-rpath-link=./  /usr/lib64/libnuma.so.1   objs/amcQw_d.o  _405092_archive_1.so  SIM_l.o      rma
pats_mop.o rmapats.o rmar.o rmar_nd.o  rmar_llvm_0_1.o rmar_llvm_0_0.o            -lvirsim -lerrorinf -lsnpsmalloc -lvfs       -lvcsnew -ldistsimclie
nt -lsimprofile -luclinative /usr/synopsys/vcs/X-2025.06-SP2-6/linux64/lib/vcs_tls.o   -Wl,-whole-archive  -lvcsucli    -Wl,-no-whole-archive
_vcs_pli_stub_.o   /usr/synopsys/vcs/X-2025.06-SP2-6/linux64/lib/vcs_save_restore_new.o /usr/synopsys/verdi/Y-2026.03-SP2//share/PLI/VCS/LINUX64/pli
.a -ldl  -lc -lm -lpthread -ldl
../simv up to date
CPU time: .397 seconds to compile + .308 seconds to elab + .313 seconds to link
Verdi KDB elaboration done and the database successfully generated
```





```
[framazzini@synopsys-unis ArchivosParcial2]$ ./simv
Info: [VCS_SAVE_RESTORE_INFO] ASLR (Address Space Layout Randomization) is detected on the machine. To enable $save functionality, ASLR will be switched off and sim
 re-executed.
Please use '-no_save' simv switch to avoid re-execution or '-suppress=ASLR_DETECTED_INFO' to suppress this message.
Chronologic VCS simulator copyright 1991-2025
Contains Synopsys proprietary information.
Compiler version X-2025.06-SP2-6_Full64; Runtime version X-2025.06-SP2-6_Full64;  Oct  1 11:39 2026
$finish called from file "testbench.sv", line 19.
$finish at simulation time              195000
           V C S   S i m u l a t i o n   R e p o r t
Time: 195000 ps
CPU Time:      0.250 seconds;       Data structure size:   0.0Mb
Thu Oct  1 11:40:00 2026
```


2. Cobertura


Porcentaje de Cobertura: El diseño alcanzó un puntaje de cobertura global del 85.35%. Este resultado se encuentra dentro del rango esperado, logrando un 100.00% en la cobertura de líneas (Line) y ramas (Branch), un 78.89% en transiciones (Toggle) y un 62.50% en la evaluación de la máquina de estados finitos (FSM).


























3. Verdi y formas de onda

Después de dos intentos de 1h cada uno, la simulación no se logró ver del todo porque fue demasiado lento y no logró cargar.





4. SAIF



El archivo SAIF (Switching Activity Interchange Format) es un formato de texto estándar en la industria utilizado en el flujo de diseño electrónico para registrar la actividad de las señales de un circuito digital durante su simulación.

¿Qué información contiene? Almacena métricas estadísticas sobre el comportamiento de las redes internas y puertos del diseño, principalmente el conteo de transiciones (cuántas veces una señal cambia de estado de 0 a 1 y viceversa) y el tiempo que una señal permanece en un nivel lógico específico. También incluye metadatos como la herramienta utilizada, la escala de tiempo y la duración total del monitoreo de la simulación.

¿Para qué se utiliza? Su aplicación principal es la **estimación y análisis de consumo de potencia**. En los circuitos digitales basados en tecnología CMOS, el mayor consumo de energía ocurre cuando las compuertas cambian de estado (potencia dinámica). Herramientas de análisis de potencia leen el archivo SAIF generado por el testbench para calcular de manera precisa cuánta energía consumirá el diseño en la vida real según los estímulos aplicados.